[Date Prev][Date Next][Thread Prev][Thread Next][Date Index][Thread Index]

歡迎參加Xilinx 10月22日FPGA, NS 10月24日線上座談!



Title: 中電網線上座談
歡迎參加Xilinx 10月22日FPGA線上座談歡迎參加Xilinx 10月22日FPGA線上座談迎參加Xilinx 10月22日FPGA線上座談迎參加Xilinx 10月22日FPGA線上座談


:技術研發部,技術支援部,資訊部
:中國電子元器件信息交易網
主題:歡迎參加線上座談
座談題目: Xilinx ISE 5.1i 新的軟件技術
:凡參加線上座談者均有機會贏 得云南边疆之旅數碼相機或MP3播放機!!!
時間:2002年10月22日上午10:00~12:00
網址:http://seminar.ChinaECNet.com/Xilinx/
請登記: http://seminar.ChinaECNet.com/Xilinx/register.asp

中國電子元器件信息交易網(簡稱中電網)與美國賽靈思公司(Xilinx Inc.)合作,將在10月22日上午10:00~12:00舉辦該公司在中電網上的第一次線上座談 。這次線上座談的主題是"Xilinx ISE 5.1i 新的軟件技術"。這一次線上座談會將介紹Xilinx推出的"ASIC級"設計工具ISE 5.1i

這種新的軟件技術,能進行真正的增量設計,保存未修改模塊的性能,使風險降至最低並加快了設計編譯時間;提升了PACE(管腳和區塊約束編輯器)管理工具,簡化了器件I/O口、交互電壓組和差分對鑒別指南的規格;它的結構嚮導(Architecture wizards)簡化了業界最快的multi-Gbps串行transceiver和片上數字時鐘管理功能的設計。其中的宏生成器(Macro Builder)通過掌握IP物理數據並保存佈局信息來支持設計重利用。這種新的軟件技術,能使Xilinx PLD的器件密度高達800萬系統門。同去年發佈的版本相比,設計工程師將從中得到以下好處:縮短了一半的編譯時間(編譯速度從100,000提高到200,000門/分鐘),器件速度提高了40%。通過使用ISE 5.1i的關鍵新性能,邏輯設計工程師能夠速度更快、風險更小地去完成設計。

PLD器件由於容易設計,更低的開發成本,設計週期短,PCB的面積較小等優點,廣泛應用在各種手提和固定設備中。

歡迎廣大電子工程師參加10月22日由中電網和Xilinx公司舉辦的"Xilinx ISE 5.1i 新的軟件技術"線上座談(網址:http://seminar.ChinaECNet.com/Xilinx/)。您將學到關鍵的ISE 5.1i新性能,瞭解這種工具如何幫助您更快速、風險更小地完成設計,並且有機會和Xilinx公司的專家進行網上交流。
如有疑問請致電李凜   電話:(8610)82888222轉7008